摘要
1965年的一个普通工作日，时任仙童半导体研发总监的戈登·摩尔坐在办公室里，为一本行业杂志撰写一篇特约稿件。 他需要预测集成电路未来十年的发展，于是随手画了一条曲线。这条曲线很简单，集成电路上的晶体管数量，每隔18到24个月就会翻一番。 他把这个观察写进了文章，标题平淡无奇《Cramming more components onto integrated circuits，在集成电路中塞进更多元件》。四页纸，没有数学公式，没有严密的物理推导，更像是一个工程师的经验直觉。 当时的摩尔大概不会想到，这条随手画下的曲线，将框定一个万亿美元产业长达六十余年的演进节奏。 从微米、亚微米到深亚微米，从90nm、45nm、14nm一路狂奔至埃米时代，每一代工艺节点的迭代，本质上都是在空间维度上的持续缩微：晶体管栅极宽度越窄，单位面积内能塞进的晶体管就越多，芯片性能就越强。 简单、直接、有效。“摩尔定律”四个字，后来被刻进了硅谷的基因里，成了半导体行业所有人的集体信仰。 五十多年后，这条曲线已经跑不动了。 物理的墙挡在前面。当栅极被压缩到数纳米量级，量子隧穿电流指数级上升，栅极对沟道的控制急剧衰减，漏电和变异无解。 经济的墙更是残酷。28nm是著名的甜蜜节点，此后每一代节点都需要EUV光刻、多次图形曝光，光罩道次翻倍，设备投资飞涨，单个晶体管的成本降速放缓，甚至不降反升。 摩尔定律的时钟，已经在滴答声中被消了磁。 2026年5月25日，IEEE国际电路与系统研讨会在上海开幕。何庭波走上讲台，台下坐满了全球半导体行业最核心的技术力量，IEEE Fellow、顶会常客、各大IDM和Fabless的掌门人。这种场合的演讲通常是发布一款新芯片，但华为半导体业务部总裁今天要宣布的，是一条定律。 一张幻灯片打在屏幕上，四个字——“韬（τ）定律”。现场安静了两秒，随即响起密集的快门声。 一张幻灯片打在屏幕上，简简单单几个字——“韬（τ）定律”。现场先是安静了两秒，随即响起密集的快门声。 这不是一个寻常的动作。在半导体行业六十余年的历史上，称得上“定律”的东西屈指可数。 摩尔定律、登纳德缩放定律、黄氏定律，每一则都曾定义过这个产业的演进方向。如今，登纳德缩放定律早在2006年前后就已失效，整个行业在“后摩尔时代”的十字路口徘徊了太久。