摘要
5月25日，华为半导体业务部总裁何庭波的一次演讲、一篇署名论文，引爆了国内芯片产业。 在这次亮相中，华为过去六年的造芯经历，被何总浓缩到了一篇论文、一个理论中和盘托出。 在这些年先进制程技术封锁中，华为半导体团队共量产了361款芯片，并在这些芯片中证实了一个结论： 一味地通过缩小晶体管尺寸的“几何缩微”来提升晶体管密度和芯片性能，已经逼近物理和成本极限； 通过降低时间常数τ、对芯片进行逻辑折叠的“时间缩微”，正在成为绕开极致制程依赖的一条芯片设计新路径。 这就是华为提出的“韬定律”，用于取代那个芯片设计领域的摩尔定律。 基于这一定律，何庭波指出，预计到2031年，基于该路线的高端芯片晶体管密度将达到等同于1.4纳米制程的水平。 要知道，即便是台积电和英特尔的1.4纳米制程工艺，也要到2029年才能进入量产阶段。 01 摩尔定律的终结 1965年4月19日，美国《电子学》杂志刊登了时任仙童半导体研究开发实验室主任戈登·摩尔（Gordon Moore）的一篇文章《将更多组件塞进集成电路》。 在这篇仅有四页半的短文中，戈登·摩尔提出了自己的观察： 从1959年集成电路问世以来，集成电路上的组件数量大约每一年翻一番，与此同时，他还预测，这一趋势至少在未来十年内将继续保持。 这一观察就是后来大名鼎鼎的摩尔定律，并在1975年被摩尔本人修订为“每两年翻一番”。 摩尔定律在随后很长一段时间里，一直是是全球半导体产业的“行业契约”，并驱动了人类历史上最伟大的技术爆炸： 从个人电脑到智能手机，从互联网到人工智能，算力呈指数级增长，而成本却持续下降。 1974年，IBM科学家罗伯特·丹纳德（Robert Dennard）等人发表论文，提出了丹纳德尺度理论（Dennard Scaling）。 该理论指出，随着晶体管尺寸按比例缩小，电压和电流也在按比例降低，并可维持恒定电场，从而保持功率密度不变。 这一理论与当时已经大行其道的摩尔定律完美契合：晶体管数量指数增长的同时，性能/功耗比和性能/成本比也同步在提升。 也是在这一理论加持下，FinFET、全环绕栅（GAA）等架构进一步延长了这一黄金时代。 然而，这一“行业契约”在21世纪初开始出现裂痕。