摘要
半导体行业有一个公开的秘密：摩尔定律正在走向极限。 这件事是被行业默认的，过去60年，从Intel、台积电到ASML，整条产业链赖以运转的底层规律正在迎来挑战。 今天最先进的纳米级芯片栅极宽度只有十几个硅原子，再小下去，由于量子隧穿效应的存在，电子将不再被半导体有效约束。 不断缩小制程这条路走了六十年，所有人都知道尽头在哪里，但没有人愿意公开承认。 直到2026年5月25日，华为公司董事、半导体业务部总裁何庭波发布了一条新的半导体演进原则： 韬（τ）定律，其核心命题正是是以"时间缩微"替代摩尔定律的"几何缩微"。 随着摩尔定律逼近极限，何庭波认为一条新的路径值得探索，即不再追求晶体管的缩小，而是让信号跑得更快。 基于这条路径，华为过去六年量产了381款芯片。今年秋季发布的新一代麒麟芯片，将在不更换制程的前提下实现晶体管密度50%以上跃升。到2031年，华为计划让芯片的晶体管密度追平1.4纳米制程的同等水平，用的正是这套方法论。 事实上，韬定律并不是凭空出现的，从英伟达到台积电，从AMD到海力士，整个半导体行业已经在同一个方向上摸索了将近十年。 华为的这一次发声，正式首次将这场探索勾勒出了一条清晰框架与标准。 一 旧路的尽头 τ（tau）在电路理论中被称作"时间常数"。 一颗芯片里有数十亿个晶体管，它们之间由金属导线连接。信号沿着导线跑，但导线有阻力，越长阻力越大，信号就越慢。 因此τ越小，信号越快，芯片性能越强。 过去数十年晶体管缩小的过程，本质上不仅提升了晶体管密度，也同步降低了寄生电容与信号传播延迟，因此RC时间常数长期处于下降通道。 韬定律的思路充满了第一性原理的味道，既然目的是降低τ来提高效率，那除了把晶体管做得更小，显然也可以在其他维度实现压缩。 何庭波把τ拆成了四层：晶体管层、电路层、芯片层、系统层，每一层都有不同的办法压缩时间。 韬定律之所以要坚定的走这条新路，是因为旧路走到头了。 1965年，戈登·摩尔提出了单位集成电路晶体管数量大约每两年翻一番的预言。摩尔定律既是产业规律，也成为了产业共识，所有人按照这个节奏研发、投资、建厂，最终让预言自我实现。 它早期还有一个完美搭档：登纳德缩放定律，即晶体管缩小之后，功耗密度保持不变，这意味着芯片不光更快了，发热也是可控的。