摘要
三星和SK海力士在ISSCC 2026上发表的论文表明，尽管LPDDR6标准几个月前才获得JEDEC的批准，但两家公司都已拥有可用的LPDDR6芯片。随着技术的进步，近期机器学习工作负载的需求不断增长，对高容量、高速内存的需求日益迫切，而各种设备的吞吐量都面临着瓶颈。对于智能手机和笔记本电脑等小型设备而言，这意味着内存子系统是限制设备运行功能强大且最新的片上模型的最大因素之一。 两家公司在 ISSCC 2026 上展示的内容远比表面看起来更有意思。虽然三星和 SK 海力士都带来了可用的芯片，但它们在各自的设计和优化方向上却做出了截然不同的选择。三星采取了一种更为稳健的速度和带宽策略，通过多种方式牺牲纯粹的性能来换取功耗优化。 而 SK 海力士则利用其最新的 1 纳米工艺节点，直接冲击JESD209-6 规范中规定的 14.4 Gbps 带宽上限。这两篇论文共同为我们提供了首个详细且经过独立验证的 LPDDR6 在实际芯片而非纸面上的性能表现。 当前LPDDR家族简介 LPDDR5 最初于 2019 年发布，其峰值数据速率为每引脚 6,400 Mb/s，约为 LPDDR4X 的两倍。LPDDR5X 于 2021 年紧随其后，峰值数据速率达到 8,533 Mb/s。随后，SK 海力士将数据速率提升至 9,600 Mb/s，推出了后来被称为 LPDDR5T 的产品。三星最终更进一步，在 12nm 工艺下验证了 LPDDR5X 在 Dimensity 9400 平台上的 10,700 Mb/s 速率。下表展示了从 LPDDR4X 到目前的 LPDDR6 内存，其峰值数据速率和单芯片带宽的代际提升情况。 上述所有世代（LPDDR4X 至 LPDDR5X）均采用 16 位通道，这意味着无论数据速率如何提升，内存和处理器之间的连接宽度始终保持不变。LPDDR6 则将其改为更宽的 24 位通道，这或许比单纯的速度提升更为重要，因为它意味着构建一个能够同时支持 LP5 和 LP6 模式的统一控制器将变得十分困难。 LPDDR6 将其 24 位通道组织成每个芯片两个 12 位子通道，这会对内存的实际运行方式产生影响。